پروژه سوم:آشنایی با خانواده ZYNQ
0 تومان
موجودمقایسه
تاریخ ایجاد پروژه: ۱۳۹۹/۰۵/۲۳
توضیحات
سومین پروژه از سری پروژه های آموزش نرم افزار VIVADo ببینید و لذت ببرید
| ویدئو یک | ویدئو دو | ویدئو سه |
| دانلود رایگان | دانلود رایگان | دانلود رایگان |
جهت مشاهده ی سایر ویدئو ها پس از خریداری، لینک فیلم ها به ایمیل شما ارسال خواهد .
مقالات مرتبط
-
دوره سطح یک verilog (آشنایی به مقدماتی)
0 از 5(0)در این دوره سعی شده است تکنولوژی FPGA و کلیات یک زبان طراحی سخت افزار همانند Verilogبررسی شود و با ارائه بعضی از کلمات کلیدی سخت افزار هایی طراحی گردد و نحوه ساخت سخت افزار از کد های وریلاگ تا پیاده سازی نهایی دنبال شود. ادامه مباحث در سه دوره بعدی این مجموعه قابل دسترس دوستان می باشد ( سطح 2 ( مقدماتی) – سطح 3 ( پیشرفته ) – سطح 4 ( حرفه ای ) )
((( …. فیلم ها و فایل های پروژه در پایین صفحه قابل مشاهده هستند….)))
50,000 تومان -
طراحی سخت افزار با استفاده از بلوک دیاگرام در vivado
0 تومان -
معرفی بردها در نرم افزار Vivado
0 از 5(0)در این قسمت شما می توانید کلیه فایل های اطلاعات و تنظیمات برد های موجود مبتنی بر FPGA را دانلود نمایید و به نرم افزار Vivado خود اضافه کنید. از این طریق گفته شده در توضیحات زیر هر بردی را می توانید به مجموعه نرم افزار Vivado خود معرفی نماید.
برای اضافه کردن یک برد به Vivado روش زیر را امتحان نمایید.
-
دوره سطح دو verilog (مقدماتی به پیشرفته)
0 از 5(0)این دوره ادامه دوره قبلی (سطح یک آشنایی با Verilog ) است. که شامل مطالب کاملتر و توضیح keyword های وریلاگ با رویکرد پروژه محور می باشد. که در این دوره بخش بزرگی از کلمات وریلاگ که قابل سنتز و پیاده سازی بر روی FPGA هستند بیان میگردد.
مابقی دستورات که فقط جنبه شبیه سازی سخت افزار های طراحی شده را دارند در دو دوره بعدی بیان شده است.
ادامه مباحث در دو دوره بعدی این مجموعه قابل دسترس دوستان می باشد (سطح 3 ( پیشرفته ) – سطح 4 ( حرفه ای ) )
((( …. فیلم ها و فایل های پروژه در پایین صفحه قابل مشاهد هستند….)))
100,000 تومان -
دوره سطح صفر zynq ( دوره معرفی zynq )
0 از 5(0)دوره آموزش ZYNQ به دلیل گسترده بودن مباحث و مفاهیم در این زمینه قابل بررسی در دوره های بسیاری می باشد. تا بدین لحظه در گروه Tinaio Tech، دوره ZYNQ به 11 دوره ( دوره معرفی Zynq، دوره مقدماتی Zynq،دوره Block design 1، دوره Block design 2، دوره ساخت ip core، دوره مقدماتی نرم افزار Vitis، دوره پیشرفته نرم افزار Vitis، دوره Petalinux 1، دوره Petalinux 2، دوره درایور نویسی ( Petalinux deriver ) و دوره اینتراپت ها ( Zynq Interrupt Handeling )، تقسیم می گردد که به ترتیب سطوح صفر تا 10 نامیده می شوند.
((( …. فیلم ها و فایل های پروژه در پایین صفحه قابل مشاهد هستند …. )))
این دوره کاملا رایگان می باشد.
پس از درخواست سفارش، لینک دانلود تمامی قسمت های این دوره به شما email خواهد شد.
0 تومان -
آموزش طراحی گیرنده GPS با FPGA ( دوره اول )
0 از 5(0)آموزش طراحی گیرنده GPS با FPGA برای zynq
در این دوره که از سلسله دوره های طراحی گیرنده GPS با FPGA است و مجموعه شامل 7 دوره می باشد مفاهیم کلی و جزئی سامانه موقعیت یاب جهانی GPS به همراه مراحل ساخت بلوک های ردگیر و رهگیر ( acquisition , tracker ) به همراه تست آنها در نرم افزار vivado آموزش داده شده است. دوره اول به صورت رایگان ( شامل 4 قسمت ) در اختیار دوست داران طراحی برای FPGA قرار داده شده است و مابقی دوره ها در سایتwww.TinaioTech.ir در دست رس خواهد بود.((( …. فیلم ها و فایل های پروژه در پایین صفحه قابل مشاهد هستند….)))
20,000 تومان






دیدگاهها
هیچ دیدگاهی برای این محصول نوشته نشده است.