پروژه سوم:آشنایی با خانواده ZYNQ
0 تومان
موجودمقایسه
تاریخ ایجاد پروژه: ۱۳۹۹/۰۵/۲۳
توضیحات
سومین پروژه از سری پروژه های آموزش نرم افزار VIVADo ببینید و لذت ببرید
| ویدئو یک | ویدئو دو | ویدئو سه |
| دانلود رایگان | دانلود رایگان | دانلود رایگان |
جهت مشاهده ی سایر ویدئو ها پس از خریداری، لینک فیلم ها به ایمیل شما ارسال خواهد .
مقالات مرتبط
-
آموزش طراحی گیرنده GPS با FPGA ( دوره اول )
0 از 5(0)آموزش طراحی گیرنده GPS با FPGA برای zynq
در این دوره که از سلسله دوره های طراحی گیرنده GPS با FPGA است و مجموعه شامل 7 دوره می باشد مفاهیم کلی و جزئی سامانه موقعیت یاب جهانی GPS به همراه مراحل ساخت بلوک های ردگیر و رهگیر ( acquisition , tracker ) به همراه تست آنها در نرم افزار vivado آموزش داده شده است. دوره اول به صورت رایگان ( شامل 4 قسمت ) در اختیار دوست داران طراحی برای FPGA قرار داده شده است و مابقی دوره ها در سایتwww.TinaioTech.ir در دست رس خواهد بود.((( …. فیلم ها و فایل های پروژه در پایین صفحه قابل مشاهد هستند….)))
20,000 تومان -
دوره سطح یک verilog (آشنایی به مقدماتی)
0 از 5(0)در این دوره سعی شده است تکنولوژی FPGA و کلیات یک زبان طراحی سخت افزار همانند Verilogبررسی شود و با ارائه بعضی از کلمات کلیدی سخت افزار هایی طراحی گردد و نحوه ساخت سخت افزار از کد های وریلاگ تا پیاده سازی نهایی دنبال شود. ادامه مباحث در سه دوره بعدی این مجموعه قابل دسترس دوستان می باشد ( سطح 2 ( مقدماتی) – سطح 3 ( پیشرفته ) – سطح 4 ( حرفه ای ) )
((( …. فیلم ها و فایل های پروژه در پایین صفحه قابل مشاهده هستند….)))
50,000 تومان -
دوره سطح سه verilog ( دوره پیشرفته verilog )
0 از 5(0)این دوره ادامه دوره قبلی ( دوره پیشرفته Verilog ) است. که شامل مطالب کاملتر و توضیح keyword های وریلاگ با رویکرد پروژه محور می باشد. در این دوره تمامی keyword های Verilog به اتمام میرسد. و در انتها شروع به بررسی 10 مثال از پروژه های پرکاربرد و مهم در حوزه های مختلف می نماییم. و از تمامی keyword ها برای ایجاد سخت افزار و ایجاد testbench برای آنها استفاده می کنیم.
(( دوره های قبلی 1- دوره آشنایی verilog و 2- دوره مقدماتی به پیشرفته verilog و 3- دوره پیشرفته Verilog ))
((( …. فیلم ها و فایل های پروژه در پایین صفحه قابل مشاهد هستند….)))
200,000 تومان -
وره آموزش ZYNQ خود به 12 دوره ( دوره معرفی Zynq، دوره مقدماتی Zynq،دوره Block design 1، دوره Block design 2، دوره ساخت ip core، دوره مقدماتی نرم افزار Vitis، دوره پیشرفته نرم افزار Vitis، دوره Petalinux 1، دوره Petalinux 2، دوره درایور نویسی ( Petalinux deriver ) و دوره اینتراپت ها ( Zynq Interrupt Handeling )، تقسیم می گردد که به ترتیب سطوح صفر تا 11 نامیده می شوند.
دوره سطح صفر zynq ( دوره معرفی zynq ) به صورت کلی به مباحث زیر می پردازد و به دلیل گسترده بودن مطالب پیرامون zynq، این دوره غالبا به معرفی مفاهیم پیرامون چیپ zynq و تکنولوژی ترکیبی FPGA و CPU می پردازد. مفاهیم عمیق و کاربردی zynq از سطح 1 ( دوره مقدماتی zynq ) به بعد شروع می شوند و در دوره های سطوح 1 تا 10 به صورت تخصصی به تمامی مطالب معرفی شده در دوره سطح صفر پرداخته می شود.
این دوره (دوره دوم یا دوره سطح یک) و دوره بعدی ( دوره سوم یا دوره سطح 2) فقط شامل معرفی و بررسی قسمت های مختلف بخش های PS و PL در چیپ های Zynq می باشند و هیچ پروژه ای را در بر نمیگیرند. اما بسیار بسیار لازم و مکمل دوره های دیگر هستند و تمامی مطالب مورد نیاز شما در این دو دوره جمع آوری شده اند.
350,000 تومان -
طراحی سخت افزار با استفاده از بلوک دیاگرام در vivado
0 تومان -
Xilinx Vivado Design Suite یک نرم افزار قدرتمند از کمپانی Xilinx میباشد که به منظور طراحی FPGA های سری 7 به بعد Xilinx ایجاد گردیده است. این نرم افزار در نسخههای گذشته خود به همراه نرم افزار ISE ارائه میگردید که مدتی است به طور مستقل و با امکانات و قابلیت های فراوان و ویژه ارائه میگردد. Vivado Design Suite برای طراحیهای سیستمهای بزرگ ساخته شده است و محیطی است که بر پایه استفاده از IP Core ها و سیستمها بنا شده است.
0 تومان






دیدگاهها
هیچ دیدگاهی برای این محصول نوشته نشده است.