• فهرست
  • دسته بندی ها
حساب کاربری تسویه حساب 0 علاقه مندی ها 0 مقايسه

دوره سطح سه verilog ( دوره پیشرفته verilog )

دوره سطح دو verilog (مقدماتی به پیشرفته) 100,000 تومان
آموزش طراحی گیرنده GPS با FPGA ( دوره اول ) 20,000 تومان

200,000 تومان

موجود
verilog level 3

این دوره ادامه دوره قبلی ( دوره پیشرفته Verilog ) است. که شامل مطالب کاملتر و توضیح keyword های وریلاگ با رویکرد پروژه محور می باشد. در این دوره تمامی keyword های Verilog  به اتمام میرسد. و در انتها شروع به بررسی 10 مثال از پروژه های پرکاربرد و مهم در حوزه های مختلف می نماییم. و از تمامی keyword ها برای ایجاد سخت افزار و ایجاد testbench برای آنها استفاده می کنیم.

(( دوره های قبلی  1- دوره آشنایی verilog و  2- دوره مقدماتی به پیشرفته verilog و  3- دوره پیشرفته Verilog ))

 

((( …. فیلم ها  و فایل های پروژه در پایین صفحه قابل مشاهد هستند….)))

مدرس: علیرضا رمضانی
افزودن به علاقه مندی ها
مقایسه
شناسه: tinaio-V00L3 دسته بندی: ,
کارفرما: تینایو تک
تاریخ ایجاد پروژه: ۱۴۰۰/۱۱/۳۰
مدت اجرای قرارداد: 31 روز

توضیحات

این دوره ادامه دوره قبلی ( آشنایی با Verilog ) است. که شامل مطالب کاملتر و توضیح keyword های وریلاگ با رویکرد پروژه محور می باشد. که در این دوره بخش بزرگی از کلمات وریلاگ که قابل سنتز و پیاده سازی بر روی FPGA هستند بیان میگردد.

مابقی دستورات که فقط جنبه شبیه سازی سخت افزار های طراحی شده را دارند در دو دوره بعدی بیان شده است.

ادامه مباحث در دو  دوره بعدی این مجموعه قابل دسترس دوستان می باشد (سطح ۳ ( پیشرفته ) – سطح ۴ ( حرفه ای ) )

 

((( …. فیلم ها  و فایل های پروژه در پایین صفحه قابل مشاهد هستند….)))

 

مباحث بررسی شده در این دوره  شامل:

  1. مروری بر مفاهیم دو دوره گذشته
  2. بیان عناوین موضوعات دوره پیشرفته
  3. بررسی inout Modport
  4. اتصال دو ماژول با یک باس دو طرفه
  5. بررسی Function ها
  6. ویژگی های Function
  7. نحوه استفاده از Function
  8. عملگر ++
  9. معرفی Task
  10. ویژگی های Task
  11. نحوه استفاده از Task
  12. عملگر (dot . )
  13. بررسی امکان فراخوانی function یک ماژول در ماژول دیگر
  14. بررسی امکان فراخوانی task یک ماژول در ماژول دیگر
  15. عملگر های array range
  16. پارامتر ها در array range
  17. معرفی system Task ها
  18. معرفی $clog2
  19. معرفی $pow
  20. شروع simulation
  21. دلایل استفاده از simulation
  22. محدودیت های تست عملی
  23. معرفی Testbench
  24. موارد قابل شبیه سازی
  25. معرفی top Module
  26. شبیه سازی در vivado
  27. ایجاد top Module بدون ورودی
  28. بررسی محیط شبیه سازی isim
  29. دسته بندی سیگنال ها
  30. رنگ بندی سیگنال ها
  31. اعمال ورودی و خروجی به صورت دستی
  32. حذف و اضافه کردن سیگنال ها
  33. بررسی `timescale
  34. معرفی initial
  35. مقایسه always و initial
  36. شبیه سازی تاخیر
  37. ایجاد delay در سیگنال ها
  38. شبیه سازی بلوک های موازی
  39. Blocking (=)  vs non-blocking (<=) assignments
  40. تعریف تاخیر
  41. انواع delay
  42. تاخیر inertial
  43. Inter delay
  44. تفاوت ایجاد سیگنال با <= و =
  45. Intra delay
  46. مقایسه inter delay با intra delay
  47. معرفی fork – join
  48. تفاوت fork –join با begin – end
  49. تاخیر ها در fork – join
  50. استفاده از fork – join در begin – end و بلعکس
  51. دستور forever
  52. مقایسه دستور forever با always
  53. دستور repeat
  54. حلقه while
  55. انواع کنترل زمان
  56. ایجاد تاخیر برای کنترل
  57. ایجاد event
  58. تاخیر زمانی عادی
  59. intra-assignment delay
  60. Zero delay
  61. Regular event control
  62. Named event control
  63. wait

فیلم های پروژه:
 پس از پرداخت هزینه، لینک دانلود ارسال می شود. پس از پرداخت هزینه، لینک دانلود ارسال می شود.
مقدمه جلسه 1 جلسه 2
پس از پرداخت هزینه، لینک دانلود ارسال می شود. پس از پرداخت هزینه، لینک دانلود ارسال می شود.
جلسه 3 جلسه 4 جلسه 5
پس از پرداخت هزینه، لینک دانلود ارسال می شود. پس از پرداخت هزینه، لینک دانلود ارسال می شود. پس از پرداخت هزینه، لینک دانلود ارسال می شود.
جلسه 6 جلسه 7 جلسه 8
پس از پرداخت هزینه، لینک دانلود ارسال می شود. پس از پرداخت هزینه، لینک دانلود ارسال می شود. پس از پرداخت هزینه، لینک دانلود ارسال می شود.
جلسه 9 جلسه 10 جلسه 11
پس از پرداخت هزینه، لینک دانلود ارسال می شود. پس از پرداخت هزینه، لینک دانلود ارسال می شود. پس از پرداخت هزینه، لینک دانلود ارسال می شود.
جلسه 12 جلسه 13 جلسه 14
پس از پرداخت هزینه، لینک دانلود ارسال می شود. پس از پرداخت هزینه، لینک دانلود ارسال می شود. پس از پرداخت هزینه، لینک دانلود ارسال می شود.
جلسه 15 جلسه 16 جلسه 17
پس از پرداخت هزینه، لینک دانلود ارسال می شود. پس از پرداخت هزینه، لینک دانلود ارسال می شود.
جلسه 18 جلسه 19

جهت مشاهده ی سایر ویدئو ها پس از خریداری، لینک فیلم ها به ایمیل شما ارسال خواهد .

فایل های پروژه:

دیدگاهها

هیچ دیدگاهی برای این محصول نوشته نشده است.

اولین نفری باشید که دیدگاهی را ارسال می کنید برای “دوره سطح سه verilog ( دوره پیشرفته verilog )”

نشانی ایمیل شما منتشر نخواهد شد. بخش‌های موردنیاز علامت‌گذاری شده‌اند *

هفت + 11 =

مقالات مرتبط