دوره سطح دو verilog (مقدماتی به پیشرفته)
100,000 تومان
موجوداین دوره ادامه دوره قبلی (سطح یک آشنایی با Verilog ) است. که شامل مطالب کاملتر و توضیح keyword های وریلاگ با رویکرد پروژه محور می باشد. که در این دوره بخش بزرگی از کلمات وریلاگ که قابل سنتز و پیاده سازی بر روی FPGA هستند بیان میگردد.
مابقی دستورات که فقط جنبه شبیه سازی سخت افزار های طراحی شده را دارند در دو دوره بعدی بیان شده است.
ادامه مباحث در دو دوره بعدی این مجموعه قابل دسترس دوستان می باشد (سطح 3 ( پیشرفته ) – سطح 4 ( حرفه ای ) )
((( …. فیلم ها و فایل های پروژه در پایین صفحه قابل مشاهد هستند….)))
تاریخ ایجاد پروژه: ۱۴۰۳/۰۹/۰۱
مدت اجرای قرارداد: 31 روز
توضیحات
این دوره ادامه دوره قبلی ( سطح یک آشنایی با Verilog ) است. که شامل مطالب کاملتر و توضیح keyword های وریلاگ با رویکرد پروژه محور می باشد. که در این دوره بخش بزرگی از کلمات وریلاگ که قابل سنتز و پیاده سازی بر روی FPGA هستند بیان میگردد.
مابقی دستورات که فقط جنبه شبیه سازی سخت افزار های طراحی شده را دارند در دو دوره بعدی بیان شده است.
ادامه مباحث در دو دوره بعدی این مجموعه قابل دسترس دوستان می باشد (سطح ۳ ( پیشرفته ) – سطح ۴ ( حرفه ای ) )
مباحث بررسی شده در این دوره شامل:
- مرور نمایش اعداد در Verilog
- ۴ مقدار ممکن برای wire , register
- مقدار دهی اولیه به NETs
- انواع Net
- ادامه مقدار دهی اولیه به NETs
- خطای multi drive برای wire
- انواع Variable
- مقدار دهی اولیه به Variables
- Integer ها
- ادامه انواع Variable
- ادامه مقدار دهی اولیه به Variables
- آرایه ها
- مقدار دهی اولیه به آرایه
- Packed array vs unpacked array
- کلمه signed , unsigned
- عمل گر های شیفت >> , >>>
- پیاده سازی سخت افزار های تکراری
- دستور for
- دستور generate , genvar
- پارامتری کردن Module
- دستورات parameter , localparam , defparam
- Compiler directive
- `ifdef, `ifndef, `undef , ….
- مروری بر key word های قابل سنتز
- `ifdef, `ifndef, `undef , ….
- سطوح طراحی سخت افزار
- ….
- بررسی سرفصل های دوره پیشرفته وریلاگ
فیلم های پروژه:
| پس از پرداخت هزینه، لینک دانلود ارسال می شود | پس از پرداخت هزینه، لینک دانلود ارسال می شود | |
| جلسه 1 | جلسه 2 | جلسه 3 |
| پس از پرداخت هزینه، لینک دانلود ارسال می شود | پس از پرداخت هزینه، لینک دانلود ارسال می شود | پس از پرداخت هزینه، لینک دانلود ارسال می شود |
| جلسه 4 | جلسه 5 | جلسه 6 |
| پس از پرداخت هزینه، لینک دانلود ارسال می شود | پس از پرداخت هزینه، لینک دانلود ارسال می شود | |
| جلسه 7 | جلسه 8 | جلسه 9 |
| پس از پرداخت هزینه، لینک دانلود ارسال می شود | پس از پرداخت هزینه، لینک دانلود ارسال می شود | |
| جلسه 10 | جلسه 11 |
جهت مشاهده ی سایر ویدئو ها پس از خریداری، لینک فیلم ها به ایمیل شما ارسال خواهد .
فایل های پروژه:
مقالات مرتبط
-
ماژول ترکر ماهواره جی پس اس ( GPS Tracker Module ) با استفاده از زبان توصیف سخت افزاری verilog و بدون استفاده از primitive resource با قابلیت پیاده سازی روی تمامی چیپ های FPGA ایجاد گردیده است.
این ماژول عمل GPS Tracking در باند پایه ( GPS L1 band ) را انجام میدهد.
توضیحات کامل استفاده در فایل راهنما همراه با محصول داده شده است.
7,000,000 تومان6,200,000 تومان -
وره آموزش ZYNQ خود به 12 دوره ( دوره معرفی Zynq، دوره مقدماتی Zynq،دوره Block design 1، دوره Block design 2، دوره ساخت ip core، دوره مقدماتی نرم افزار Vitis، دوره پیشرفته نرم افزار Vitis، دوره Petalinux 1، دوره Petalinux 2، دوره درایور نویسی ( Petalinux deriver ) و دوره اینتراپت ها ( Zynq Interrupt Handeling )، تقسیم می گردد که به ترتیب سطوح صفر تا 11 نامیده می شوند.
دوره سطح صفر zynq ( دوره معرفی zynq ) به صورت کلی به مباحث زیر می پردازد و به دلیل گسترده بودن مطالب پیرامون zynq، این دوره غالبا به معرفی مفاهیم پیرامون چیپ zynq و تکنولوژی ترکیبی FPGA و CPU می پردازد. مفاهیم عمیق و کاربردی zynq از سطح 1 ( دوره مقدماتی zynq ) به بعد شروع می شوند و در دوره های سطوح 1 تا 10 به صورت تخصصی به تمامی مطالب معرفی شده در دوره سطح صفر پرداخته می شود.
این دوره (دوره دوم یا دوره سطح یک) و دوره بعدی ( دوره سوم یا دوره سطح 2) فقط شامل معرفی و بررسی قسمت های مختلف بخش های PS و PL در چیپ های Zynq می باشند و هیچ پروژه ای را در بر نمیگیرند. اما بسیار بسیار لازم و مکمل دوره های دیگر هستند و تمامی مطالب مورد نیاز شما در این دو دوره جمع آوری شده اند.
350,000 تومان -
آموزش طراحی گیرنده GPS با FPGA برای zynq
در این دوره که از سلسله دوره های طراحی گیرنده GPS با FPGA است و مجموعه شامل 7 دوره می باشد مفاهیم کلی و جزئی سامانه موقعیت یاب جهانی GPS به همراه مراحل ساخت بلوک های ردگیر و رهگیر ( acquisition , tracker ) به همراه تست آنها در نرم افزار vivado آموزش داده شده است. دوره اول به صورت رایگان ( شامل 4 قسمت ) در اختیار دوست داران طراحی برای FPGA قرار داده شده است و مابقی دوره ها در سایتwww.TinaioTech.ir در دست رس خواهد بود.((( …. فیلم ها و فایل های پروژه در پایین صفحه قابل مشاهد هستند….)))
20,000 تومان -
طراحی سخت افزار با استفاده از بلوک دیاگرام در vivado
0 تومان -
این دوره ادامه دوره قبلی ( دوره پیشرفته Verilog ) است. که شامل مطالب کاملتر و توضیح keyword های وریلاگ با رویکرد پروژه محور می باشد. در این دوره تمامی keyword های Verilog به اتمام میرسد. و در انتها شروع به بررسی 10 مثال از پروژه های پرکاربرد و مهم در حوزه های مختلف می نماییم. و از تمامی keyword ها برای ایجاد سخت افزار و ایجاد testbench برای آنها استفاده می کنیم.
(( دوره های قبلی 1- دوره آشنایی verilog و 2- دوره مقدماتی به پیشرفته verilog و 3- دوره پیشرفته Verilog ))
((( …. فیلم ها و فایل های پروژه در پایین صفحه قابل مشاهد هستند….)))
200,000 تومان -
در این دوره سعی شده است تکنولوژی FPGA و کلیات یک زبان طراحی سخت افزار همانند Verilogبررسی شود و با ارائه بعضی از کلمات کلیدی سخت افزار هایی طراحی گردد و نحوه ساخت سخت افزار از کد های وریلاگ تا پیاده سازی نهایی دنبال شود. ادامه مباحث در سه دوره بعدی این مجموعه قابل دسترس دوستان می باشد ( سطح 2 ( مقدماتی) – سطح 3 ( پیشرفته ) – سطح 4 ( حرفه ای ) )
((( …. فیلم ها و فایل های پروژه در پایین صفحه قابل مشاهده هستند….)))
50,000 تومان
دیدگاهها
هیچ دیدگاهی برای این محصول نوشته نشده است.